(19)

(11) Publication number:

er: 61160129 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(51) Intl. Cl.: G06F 1/04 G11C 7/00 G11C 11/34

(22) Application date: 08.01.85

(21) Application number: 60001301

(30) Priority:
(43) Date of application 19.07.86 publication:

(71) Applicant: NEC CORP (72) Inventor: KATO AKIRA

(84) Designated contracting states:

(74) Representative:


(54) TIMING GENERATING CIRCUIT

(57) Abstract:

PURPOSE: To make a timing generating circuit suitable for high integration and temporally setting up a timing output by providing the circuit with plural gate groups for cascade connection and selecting any one input from the plural gate groups or an output on the basis of a program.

CONSTITUTION: One bit in a circulating shift register 31 is turned to '1' by using a starting signal and a clock signal CLK. At that time, only a memory cell string connected to a corresponding word line is selected and other word lines are kept at non-selected state. A timing pattern signal and selecting information are inputted to writing data terminals 34 - 37 and a signal specifying writing operation (actually a binary signal '0' or '1') is inputted to a reading/ writing operation control terminal 33. On the other hand, the reading operation is executed by detecting the potential values of respective bit lines of a selected F/F type memory cell array by reading circuits 10-13 and reading out respective information in the F/F type memory cell array by circuits 10-13 and respective information in the F/F type memory cell array is read out. At that time, the terminal 33 is reading operation.

COPYRIGHT: (C) 1986,JPO&Japio



(埼子 38)

DATA ·OUT

timing pattern

(19)

(11) Publication number:

Generated Document.

61160129 A \$. \

PATENT ABSTRACTS OF JAPAN

(21) Application number: 60001301

(51) Intl. Cl.: G06F 1/04 G11C 7/00 G11C 11/34

(22) Application date: 08.01.85

(30) Priority:

(43) Date of application 19.07.86 publication:

(84) Designated contracting states:

(71) Applicant: NEC CORP

(72) Inventor: KATO AKIRA

(74) Representative:


(54) TIMING GENERATING CIRCUIT

(57) Abstract:

PURPOSE: To make a timing generating circuit suitable for high integration and temporally setting up a timing output by providing the circuit with plural gate groups for cascade connection and selecting any one input from the plural gate groups or an output on the basis of a program.

CONSTITUTION: One bit in a circulating shift register 31 is turned to '1' by using a starting signal and a clock signal CLK. At that time, only a memory cell string connected to a corresponding word line is selected and other word lines are kept at non-selected state. A timing pattern signal and selecting information are inputted to writing data terminals 34 -37 and a signal specifying writing operation (actually a binary signal '0' or '1') is inputted to a reading/ writing operation control terminal 33. On the other hand, the reading operation is executed by detecting the potential values of respective bit lines of a selected F/F type memory cell array by reading circuits 10-13 and reading out respective information in the F/F type memory cell array by circuits 10-13 and respective information in the F/F type memory cell array is read out. At that time, the terminal 33 is reading operation.

COPYRIGHT: (C) 1986,JPO&Japio



(端子 38)

DATA -OUT

timing pattern

ta

tz

Ref-4

⑩ 日本国特許庁(JP)

10 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭61 - 160129

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)7月19日

G 06 F 1/04 G 11 C 7/00 11/34 D-7157-5B 6549-5B

6549-5B 7230-5B 審査請求 未請求 発明の数 1 (全5頁)

図発明の名称

タイミング発生回路

②特 頭 昭60-1301

20出 願昭60(1985)1月8日

砂発明者 加藤

晃 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

の代理 人 弁理士 井ノ口 壽

明

1. 発明の名称

タイミング発生回路

2. 特許請求の範囲

複数の縦続接続したゲート群と、前配複数の縦 続接続したゲート群の入力と出力とのうちのいず れかを選択するため、前記複数の縦続接続したゲ と、起動信号を入力してクロックにより応答しな がらシフトし、各ピツトでとに出力を送出するた めの行方向に設けた循環シフトレジスタと、前記 循環シフトレジスタにより選択されていて、前記 複数の選択回路を制御するための選択信号および タイミングパターンを記憶するため行列マトリク ス状に配置された複数のメモリセルと、前配選択 信号および前記タイミングパターンを前記複数の メモリセルに甞込むための甞込み回路と、前記選 択信号および前記タイミングパターンを前記複数 のメモリセルより説出すため前記複数の選択回路 に対応して設けた複数の読出し回路とを具備して 構成したことを特徴とするタイミング発生回路。

8. 発明の詳細な説明

(産業上の利用分野)

本発明は、多相タイミング信号が必要な情報処理 要 関 に 使用される プログラム 可能 な タイミング 発生 回路 に 関する。

(従来の技術)

一般に情報処理装置においては複数のタイミングの回路が必要であり、従来、この種のタイミング発生回路は複数の縦続接続されたゲート群により構成されていた。このよりな従来技術による構成では、上記ゲート群の入力端子と出力端子とのりちのいずれかを他のゲート群の入力端子に印刷配線の導線により接続して縦続接続がなされていた。

(発明が解決しよりとする問題点)

斯かる従来技術によるプログラム可能なタイミング発生回路では、ゲート段数を変化させて第 1 段目の入力端子から入力されるタイミング信号の 入力に対して種々の遅延時間を有するタイミング 出力信号を得ているため、タイミング出力信号の 設定変更が困難であると共に汎用性に欠け、外部 端子数が多くなるという欠点があつた。

本発明の目的は、複数の縦続接続用の複数のゲート群を備えて上記縦続接続用の複数のゲート群の一つの入力か、あるいは出力とのうちのいずれかをプログラムにより選択することにより上記欠点を除去し、高集積化に適し、タイミング出力を仮設定できるように構成したプログラム可能なタイミング発生回路を提供することにある。

(問題点を解決するための手段)

本発明によるタイミング発生回路は、複数の縦 続接続したゲート群と、複数の選択回路と、循環 シフトレジスタと、複数のメモリセルと、書込み 回路と、複数の読出し回路とを具備して構成した ものである。

複数の選択回路は、複数の縦続接続したゲート 群の入力と出力とのうちのいずれかを選択するため、複数の縦続接続したゲート群に対応して列方 向に設けられたものである。

循環シフトレジスタは行方向に設けられ、起動

ナ実施例の動作を説明するため、その入出力端子 の波形を示す波形図である。

第1図にかいて、遅延ゲート群24~26およ び上記選延ゲート群24~26ととに入力か、あ るいは出力かをそれぞれ信号線27~29上の選 択信号により出力するための選択回路1,6,8 から成る多段回路と、選択信号およびタイミング パターン信号を貸込むためのフリップフロップ(F/F)形メモリセル151~154,161~ 184,171~174,181~184& F /F形メモリセル151~154,161~ 184,171~174,181~184より選 択信号およびタイミングパターン信号を読出すた めの読出し回路10~13と、選択信号およびタ イミングパターン信号をF/F形メモリセル 151~154,181~164,171~ 174,181~184に舎込むための答込み回 路25と、F/F形メモリセル161~154。 161~164,171~174,181~ 184をメモリセル列として行りごとに選択する 信号を入力してクロックにより応答したがらシフトし、各ピットごとに出力を送出するためのものである。

複数のメモリセルは循環シフトレジスタにより 選択されていて、複数の選択回路を制御するため の選択信号かよびタイミングパターンを記憶する ため行列マトリクス状に配置されたものである。

書込み回路は、選択信号およびタイミングパタ ーンを複数のメモリセルに書込むためのものであ z

複数の読出し回路は選択個号、およびタイミン グパターンを複数のメモリセルより読出すため、 複数の選択回路に対応して設けられたものである。 (実施例)

次に、本発明について図面を参照して詳細に説明する。

第1図は、本発明によるタイミング発生回路の 一実施例を示すブロック図であり、第2図は第1 図に示すフリップフロップ(F/F)形メモリセ ルの回路図であり、第8図は本発明の第1図に示

ためのゲート14を含む循環シフトレジスタ 5 1 とにより構成されている。ことで、遅延ゲート群 2 4は遅延ゲート 2 ~ 5 から成り、遅延ゲート群 2 6は遅延ゲート 7 . 8 から成り、遅延ゲート 2 6は一つの遅延ゲート 2 6 から成る。 5 0 0 ~ 5 0 3 はそれぞれ電流源である。

ド/下形メモリセル161~164、161~164、171~174、181~184はすべて同一の構成を有し、第2図に示すド/下形メモリセルはクロスカツブルされたマルチエミッタトランジスタ101、102、かよび抵抗器103、トランジスタ101、102の一つのエミッタは、トランジスタ101、102の一つのエミッタはそれぞれピット級Dini(i=0、1、2、8)を通して脱出し回路10~13、かよび替込み回路23に接続されている。他方の電流源300~30路に接続されている。各下/下形メールはフード線W」(j=1、2、8、4)が高レベルの時に選択され、説出し動作、あるいは書込

み動作が行われる。つまり、とれらのF/F形メ モリセル151~154,161~164, 171~174,181~184は2値情報を記 億する一種の読出し/甞込みメモリとして動作す ۵.

次に第3図を参照してクロック信号CLKを第 8図(a)に示すように、端子30に与え、ゲー ト14の端子32に第8図(b)に示すよりた起 動信号を与えて第8図(c)に示すよりなタイミ ングパターン信号を得る動作について説明する。

また、F/F形メモリセル151~154, 161~164,171~174,181~ 184へ選択信号情報およびタイミングパターン 信号を書込み回路 2 3 により書込んでおく。つま り、起動信号およびクロック信号CLKを用いて 循環シフトレジスタる1のなかの1ピツトを~1 『にする。このとき、該当するワード般に接続さ れたメモリセル列のみが選択され、他のワード根 は非選択状態に保たれている。書込みデータ端子 34~37 (D0~D3) にタイミングパターン

ととでは、上記のようにしてF/F形メモリセ ~ 1 5 2 , 1 5 3 , 1 6 2 , 1 6 4 , 1 7 4 K € 1 『が書込まれ、他のF/F形メモリセル151 , 1 5 4 , 1 5 1 , 1 8 5 , 1 7 1 ~ 1 7 5 , 181~184には 0 が書込まれたものとす る。端子33上の状態が読出し動作にセットされ、 タイミングも。では入力された起動信号が低レベ ルから高レベルに変化し、タイミング t i で循環 シフトレジスタ31の第1ピツトS0に対してク ロック信号によりり1~がセットされる。とれに よりワード線W2,W8,W4が高レベル、ワー ド線W1が選択されて低レベルとなる。つまり、 F/F形メモリセル151~154が選択されて 情報が読出される。とのとき、各F/F形メモリ セルには* 0 /が書込まれているため、最終的に は出力端子38の状態は、0~となる。とこでは、 選択信号が、1 *であつて各ゲート群の出力が、 0 の時に出力が得られるものとしている。

次に、メイミングt』ではクロツク信号により 循環シフトレジスタ81のS1ピツトに~1~が 信号および選択信号情報を入力し、読出し/書込 み動作制御購子 & & (ENABLE)を書込み動作 (実際には、0 / および、1 / の2値)を指定す るととにより行われる。すなわち、書込みデータ 端子&4~87に与えられた情報にもとづき、春 込み回路2 8 によりそれぞれピット線の電位を高 レベル、あるいは低レベルにすることにより、F / F形メモリセル151~154,161~ 184,171~174,181~184079 ップフロップをセットする。

以上のように循環シフトレジスタ31の出力を シフトすれば、それぞれのF/F形メモリセル 151~154,161~164,171~ 174,181~184の列が選択されて書込み が行われる。

一方、院出し動作は選択されたF/F形メモリ セル列のそれぞれのピット盤の電位を読出し回路 10~13により検出し、F/F形メモリセル列 のそれぞれの情報を読出す。とのとき、端子33 は読出し動作になつている。

セットされ、ワード線W2が選択されてF/F形 メモリセル152、162、172、182の情 報が読出される。このとき、F/F形メモリセル ↑ 5 2 には 1 / が書込まれているため、最終的 には出力端子る8の状態は、1 /となる。しかし、 何時に読出されたF/F形メモリセル162, 172,182の情報はそれぞれ*1 *,*0 *. ▶ 0 《となり、この情報が選択回路9,6 ,1 の 選択信号となつているため、F/F形メモリセル 152の情報は遅延ゲート26を通過して出力端 子38より出力される。

次に、タイミングも』 では循環 シフトレジスタ 31の82ピットに*1 #がセットされ、ワード 盤W8が選択されている。この場合には、F/F 形メモリセル158,188,178,188の 情報が読出される。しかし、F/F形メモリセル 158には 1 ℓが書込まれているため、出力端 子る8には変化がなく、F/F形メモリセル 168、178、188の内容には関係しない。

特開昭61-160129 (4)

3 1 の S 8 ヒットに* 1 'がセットされ、ワード 線W4が選択されている。この場合にはF/F形 メモリセル154,164,174,184の情 報が読出される。このとき、F/F形メモリセル 154には □ 0 / が書込まれているため、最終的 には出力端子38上の状態は゜0 ~となる。 しか し、同時に読出されたF/F形メモリセル164, 174,184の情報はそれぞれ*1 *,*1 *, ■ 0 『であり、この情報は選択回路8,8,1の 選択回路の選択信号となつているため、F/F形 メモリセル164の情報はゲート群26ならびに ゲート群25を通過して出力端子38より出力さ れる。すなわち、8段の遅延ゲート7,8,28 により遅延したタイミング出力が得られることに たる。ゲート14により循環シフトレジスタる1 のS0ピットとS3ピットとが接続されているた め、タイミングも。ではタイミングも。と同じ状 態になり、繰返し動作が行われる。

以上のようにしてF/F形メモリセル151~ 154ではタイミングパターン情報を記憶すると 共にF/F形メモリセル161~164,171~174,181~184では時間選延情報を配憶して任意のタイミング信号を得ている。上記にかいて、タイミングパターン情報のためのF/Fメモリセルを増すことにより、さらに複雑なタイミング信号を得ることができることは容易に類推することができる。

(発明の効果)

以上のように本発明では、クロック信号に同期した任意のタイミングパターン信号および起動信号の立上りタイミングと立下りタイミングとを独立にプログラムによつて設定できるため、回路に汎用性をもたせることができると共に、外部端子数を削減できるため、高集積化に適していてプログラムすることが可能であるという効果がある。

なか、本発明の実施例では循環シフトレジスタを用いてサイクリック動作を行わせていたが、カウンタを用いてもよい。また、記憶セルとしてフリップフロップ形(F/F形)のメモリセルを用いたが、PROMのようなメモリセルによる応用

も考えられるととはいりまでもない。

4. 図面の簡単な説明

第1回は、本発明によるタイミング発生回路の 一家施例を示すプロック図である。

第2図は、第1図に示すF/F形メモリセルの 詳細を示す回路図である。

第8図は、第1図に示すタイミング発生回路の 動作を説明する波形図である。

1,6,9 • • 選択回路

2~6,7,8,14,26 . . . 4-1

10~13・・・統出し回路

151~154,151~164,171~174,

181~184・・・・F/F形メモリセル

23・・・・・ 巻込み回路

3 1 ・・・・循環シフトレジスタ


103,104 • • • 抵抗器

3 0 0 ~ 5 0 3 · · · 電流源

30,32~38 · · · 始 子

2 7 ~ 2 9 ・・・信号級

才 2 図



才3 図

